PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02-151271

(43)Date of publication of application: 11.06.1990

(51)Int.CI. H02M 7/537


(21)Application number : 63-303930 (71)Applicant : TOSHIBA CORP (22)Date of filing : 02.12.1988 (72)Inventor : MIYAZAKI KOICHI

(54) TRANSISTOR INVERTER DEVICE

(57)Abstract:

PURPOSE: To improve the efficiency of an inverter load by providing a detection circuit for detecting the continuous time of an ON control signal output from a controlling circuit, and a variable delay circuit for varying the delay time of the signal of a transistor corresponding to the detected continuous time.

CONSTITUTION: When a continuous time detected by a detection circuit 3A (3B) is long, a reverse bias voltage between a base and an emitter to be stored in a capacitor 11 (18) of a drive circuit 5A (5B) is sufficiently stored. Even if the delay time is set to a short value, the transistors 12 and 13 of an inverter main circuit 6 are not simultaneously turned ON. On the contrary, when the continuous time is short, the delay time of a variable delay circuit 2B (2A) is set to a long value. In this case, a reverse bias voltage between a base and an emitter to be stored in the capacitor 11 (18) is insufficient, a storage charge discharging time is increased. The delay time of the circuit 2B (2A) is set to a long value so that



the transistors 12 and 12 of the circuit 6 may not be simultaneously turned ON.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Searching PAJ 2/2 ページ

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

® 公開特許公報(A) 平2-151271

®Int. Cl. 5

識別記号 庁内整理番号 **國公開** 平成2年(1990)6月11日

H 02 M 7/537

C 8730-5H

審査請求 未請求 請求項の数 1 (全6頁)

トランジスタインパータ装置 40発明の名称

> 頭 昭63-303930 ②特

烟出 顧 昭63(1988)12月2日

静岡県富士市夢原366 株式会社東芝富士工場内 宏一 @発明者

株式会社東芝 神奈川県川崎市幸区堀川町72番地 の出 頭 人

四代 理 人 弁理士 則近 憲佑 外1名

1. 発明の名称

トランジスタインパータ袋質

2. 神許謂求の範囲

直列提択された複数のトランジスタからなる インバータ主同路と、前記各トランジスタをオン ・オフするオン・オフ制御信号を出力する制御回 路と、この制御回路から育記インバータ主国路の 各トランジスタに対して出力されるオン朝仰信号 の遊説時間を検出する検出回路と、検出されたオ ン制御信号の報視時間に応じて祖対するトランジ スタに供給されるオン制御信号の立上りの選延時 間を可愛として出力すると共に、オフ制御信号は、 光路することなく出力する可愛光経直路と、前記 各トランジスタに対して設けられ、トランジスタ のオン時に完富され、オフ時に首紀トランジステ のエミッタからペースへ逆電流を流すコンデンサ を有し、前記可愛提路国路から出力される首記オ ン・オフ原図信号を育記トランジスタのペースに 供給するドライブ国路とからなることを特徴とす るトランジスタインバータ設置。

3. 発明の詳細な説明

(発明の目的)

(尼葉上の利用分野)

この発明は、トランジスタインバータ装置に 関する。

(従来の技術)

従来のトランジスタインバータ製造は、複数 のトランジスタをオン・オフ制御して、所望の樹 彼敦・塩圧を有する出力を得るものである。

第3箇にこのようなトランジスタインパータ袋 走のブロックを示す。

インパータ主回路6は値銭電源に複数のトランジ スター2、13が直列接続されている。劉仰回路 1はインバータ主回路6の各トランジスタ12. 13をオン・オフさせるオン・オフ制御信号を出 力する、強疑団路8人、8日はオン制御信号の立 上りを選延し、オフ制弾はサは、遅延なしに出力 する回路でありインパータ主回路 6 に 2 質のトラ ンジステ12、13を十世級と一覧源側に、直列 接続しているため、これらのトランジスタ12. 13が同時にオンしないようにするための回路である。ドライブ回路5 A (5 B) はインバータ主 回路6のトランジスタ12(13)を、オンオフ 制体信号に若づいてオン・オフさせるとともに、 オフ時に連バイアス電圧をエミッタからベースへ かけるコンデンサ11(18)を有する。

このような従来の国路動作を第4図に示す。第4回は(C)インバータ主国路のトランジスタ12のペース入力電流波形、(d)ドライブ回路5Aのコンデンサ11の電圧波形、(e)トランジスタ12の出力電流波形である。

通常、トランジスクはオンからオフの状態に移行するには、その特性からオンからオフに変化する機、完全にオフするにはしばらくの時間が必要である。これはトランジスクがオンの時間でに於いて、その内部に強荷を警視することから、オンからオフに変わるには、この警視電荷を放出する時間が必要となるためである。

このオンからオフへの切換時にトランジスタに滋

のエミッタからベース方向へ選バイアス電流を混 すようになっている。

次にドライブ回路5日は、ドライブ回路5Aと 関機に結構回路1からインバータ20、温軽回路8Bを介して出力されるオン・オフ制御信号において、オン制御信号が入力された場合、トランジスタ13をオンし、コンデンサ18を充電し、オフ制御係サが入力された場合、トランジスタ13に連バイアス電流を流すようになっている。

このようなドライブ回路を使用した場合、第4 図(d)(e)に示すように、オフ時に逆電流を 供給するコンデンサの出力は、オン時間に関係し、 オン時間が長い場合には、コンデンサへの充電量 が多いため、完全に、オフするまでの時間が短く てすみ、オン時間が短い場合には、コンデンサへ の充電象が少ないため速電波が少なく、完全にオ フするまでの時間が長くかかる。

このことから、従来の迷妊回路8A、8Bの連 近時間は、第5因に示すように、オン時間の短い 場合においても、2側のトランジスタが同時にオ 電流を減せば、この脊板電荷が急速に放出され、 元全にオフするまでの時間が短額できる。

このような考えから、異公明63-5436号公 帯に示されるようにトランジスタ12のオフ時に は、トランジスタ15をオンさせ、コンデンサ1 1からトランジスタ12のベースーエミック間に 連ば深を深すドライブ回路がある。

すなわち、ドライブ回路5Aは割御回路1から 連延回路8Aを介して出力されるオン・オフ制御 信号において、オン制御信号が入力された場合、 トランジスタ14がオンし、阿時にトランジスタ 15がオフし、トランジスタ12のペースにはト ランジスタ12はオンする。そして、トランジスタ12はオンする。 シジスタ12がオンになると、トランジスタ12 のコレクタからエミックへ電気が気れて、コンデ ンサ11が充電される。

一方、オフ爾伊信号が入力された。場合は、トランジスタ 1 5 がオンし、陶時にトランジスタ 1 4 がオフし、コンデンサ 1 1 からトランジスタ 1 2

ンしないような時間もdiが一体に数定されている。 (発明が解決しようとする機想)

以上のように、従来のトランジスタインバータ装置では、オン時間の短い場合を考慮して、長い選送時間を設定している。このため、オン時間の長い場合には、設定される選延時間が充分すぎ、 環窓的な出力を得る為に、一定時間内のパルス数 を可能な後り増加させたいことに対して欠点となっていた。

そこで、本先明は、トランジスタの選び時間の 税定を改良し、より具質な出力の待ることのでき るトランジスタインバータ装置を提供することを 目的とする。

(発明の構成)

(課題を解決するための手段)

本発明のトランジスタインバータ袋産におけては、制御回路から配列接続されたトランジスタに対して、出力されるオン制御信号のそれぞれの既認時間を模出回路3A・9Bによって表出し、 検出回路3Aによって模出された無額時間に応じ

特原平2-151271(3)

て、可変担任回路2Bの選延時間を機出回路3Bによって被出された軽続時間に形じて可変選近回路2Aの発延時間を変化させるようにして、可変発延回路2A、2Bから出力される側が信号をトランジスタのオンのは立てを設定されるトランジスタを行って、直列を設されるトランジスタのオン・オフを刷けるという構成になっている。

(作用)

このように有成されたものにおいては、トランジスクの発延時間を一定値としないで、それ以前のオン制御信号の観疑時間の長さによって最適値が設定されて不要な遅延時間を削減することが可能となる。

(実施例)

第1別は、本発明の一実施術を示すブロック 図である。

を短く被定して、逆に、被出されたオン制御信号の難続時間が短い場合には、立上りの強延時間を 長く数定する。また、オフ閣内には近極である。 となくで回路5A、5Bへ供給される。 ライブ回路5A、「可変短回路2A、 ライブ回路5A、「可変短回路2A、 ライブ回路5A、「可変短回路2A、 カルら出力されるオン・オフ靭(信号を決定のようなのが、インバータ主回路6のンデスクのオンバータにはエミックからベースへ と逆に流を流を流する。

この回路においては、制御回路 1 から出力される オン制御信号の鞭്競響剤を中間の検出回路 3 A に よって検出して、検出された軽統時間が長いとき は、可変発発画路 2 B の漫遊時間を短く放定する。

一方、例如優勝1からインバータ20を介して 出力されるオン制御信号の難機時間を一側の表出 回路3Bによって報出して表出された観視時間が 長いときは可疑強疑回路2Aの強延時間を短く設 定する。

図においては、インバータ主回路らは世武電源 に複数の度列接続されたトランジスタ12.13 からなり、制御国路1は十側のインパータ主国路 6のトランジスタ12をオン・オフさせるオン・ オフ制御信号を出力する。一周のインバータ主国 群6のトランジスタ13には前毎国群1から+関 に出力されたオン・オフ制御信号をインバータ 2 0 で反驳させたオン・オフ制何信号が供給される。 すなわち、トランジスタ13にはトランジスタ1 2と逆のオン、オフ制御信号が与えられ、トラン ジスタ12がオンのときはトランジズタ13はオ フし、トランジスタ12がオフのときはトランジ スク13はオンする。夜出回路3A、3Bは、形 脚回路1とインパータ主国路6の間に設けられ、 制御国路しから出力されるオン・オフ制御信号の オン制御信号の継続時間を救出する。可変選延国 時2A、2Bは、検出回路3A、3Bで検出され たオン初切信号の昵説時間が長い場合には、イン パータ主回居6の相対するトランジスタ12、1 3に供給されるオン制調信号の立上りの選集時間

即ち、検出回路3A(3B)によって被出された難戦時間が長いときには、ドライブ回路5A(5B)の中のコンデンサ11(18)に署被されるペースーエミッタ間の遊バイアス電圧は、十分に審検され、この選延時間を短く設定しても、インバータ主回路6の相対するトランジスタ12、13は何時にオンしない。

逆に、検出回路3A(3B)によって検出された総統時間が無いときには、可能運転回路2B(2A)の連延時間を長く紋定する。

この場合、ドライブ回路 5 A (5 B)の中のコンデンサ 1 1 (1 B) に審複されるベースーエミック間の定バイアス電圧は不十分であり、この逆バイアス電圧を使用した饕餮電荷放出時間は長くかかり、可変速延回路 2 B (2 A)の選延時間を長く設定して、インバータ主回路 6 の相対するトランジスタ 1 2、1 3 が同時にオンしないようにしている。

以上のように相似された本実態例の動作を第2 図を用いて説明する。 第2図は本実施例の(a1)第1図のS1点の 電圧波形(a2)+電源側の可変連延回路2Aの出 力(b1)第1図のS2点の電圧波形(b2)ー電源 側の可変選延回路2Bの出力を示したものである。 制御回路1から出力されるA時点から始まる+電 球胞のオン制御信号はB時点でオフ制神信号に変 化し、可変遅延回路2Aの出力はB時点でオフ制 御信号となる。

オン制御信号の立上りを短い遅延時間も1 だけ遅らせて、オン制御信号を出力する。

次いでD時点から始まる十電源側のオン制御信号はP時点でオフ制御信号に変化し、このオフ制 即信号が入力された可変遅延回降2Aの出力はP 時点でオフ制御信号となる。

このDーF間はオン戦戦時間が短く、これが検出回路3Aで検出されて、可変遅延回路2Bに選延時間を長く設定するように、信号を出力する。 この結果、可変遅延回路2BはP時点で制御回路1からインパータ20を介して入力されるオン制御信号の立上りを長い遅延時間と2選らせてG時点でオン制御信号を出力する。

そして、PからHの間の一電源圏のオン制御信号においても関係に、オン維統時間が知く、これが検出回路3Bで検出され、可変遅延回路2Aに遅延時間を長く設定するように信号を出力する。この結果、可変遅延回路2AはH時点で制御回路1から出力させるオン制御信号の立上りを長い遅延時間t2 遅らせて「時点でオン制御信号を出力

する.

このように、本実施例によれば、不要な選延時間の削除が可能となる。

[発明の効果]

以上評述してきたように、本発明によれば、
制御回路から出力されるオン副御信号の雑説時間
を検出する検出回路と、検出された軽視時間に応じて相対するトランジスタのオン副御信号の建築
時間を変化させる可変強延回路を設けて構成した
ことにより、トランジスクのスイッチング波形に
おける不実発延時間を削減でき、その分、一定時間内のスイッチング波形の構成を細かく設定でき、
出力波形の質向上が強成できる。これはとくに、
インバータ負荷の効率の向上に貧減できる。


4. 図面の簡単な説明

第1 図は本売明の実施例に係るトランジスタインバータ設定の構成を示すプロック図、第2 図は両実施例のトランジスタインバータ設定における各部の電圧波形及び可変強延回降出力を示すタ


イムチャートで、第3回は従来のトランジスタインバータ製造の構成を示すプロック図、第4回はトランジスタの入力電流、コンデンサの電圧、制御信号の電流の波形図、第5回は従来のトランジスタインパータ製造における遅延回路を示すタイムチャートである。

1 …制御回路、2A、28…可変進返回路、 . 3A、38… 検出回路、5A、58… ドライブ回路、 . 6 …インバータ主回路、8A、88… 遅延回路、 . 10、19… ダイオード、 11 、18… コンデンサ、 . 44。12、13、…トランジスタ、20… インバータ


代理人 弁理士 刖 近 恋 传 同字 治 弘




第 | 図



(c)_I(d)_V(e)_I(e)_I(x)_I





第3図